[SKハイニックス、2世代10ナノ級のDDR4 Dラム開発···来年1四半期から供給]
SKハイニックスは2世代10ナノ級（1y）の微細工程を適用した8Gbit（ギガビット）DDR4 Dラムを開発したと12日、明らかにした。
2世代の製品は1世代（1x）に比べ、生産性が約20％向上され、消費電力も15％以上削減し、業界最高水準の電力効率を備えた。データ転送速度もDDR4規格が支援する最高速度である3200Mbpsまで安定的な具現が可能である。
この製品にはデータ転送速度の向上のため、「4Phase Clocking」設計技術を適用した。これはデータ転送時の信号を従来の2比に二氏、製品の動作速度と安定性を向上させた技術である。
SKハイニックスは消費電力を削減し、データエラーが発生する可能性を下げるため、独自の「センスアンプ（Sense Amp）制御技術」も導入した。これはDラムセルに小さな電荷の形で保存されているデータを感知して増幅させ、外部に伝達するセンスアンプの性能を強化する技術である。
Dラムではセンスアンプの役割が重要だが、工程が微細化されるほどトランジスタのサイズが小さくなり、データ感知エラー発生の可能性が高くなる。SKハイニックスはトランジスタの構造を改善し、エラーが発生する可能性を下げた。また、データの増幅・転送機能をする回路に電力消費が低い内部電源を追加し、動作に必要なだけの電力だけを供給することにより、無駄な電力使用を防止した。
<亜洲日報の記事等を無断で複製、公衆送信 、翻案、配布することは禁じられています。>
